HardCopy V---Altera
當(dāng)您的FPGA原型設(shè)計(jì)準(zhǔn)備量產(chǎn)時(shí),Altera HardCopy V ASIC幫助您以最低風(fēng)險(xiǎn)實(shí)現(xiàn)最低總成本和最低功耗。HardCopy V ASIC與Stratix V FPGA封裝、引腳和信號(hào)完整性兼容,使您能夠比任何其他ASIC方法提前交付產(chǎn)品。
統(tǒng)一的設(shè)計(jì)環(huán)境
采用Stratix V FPGA對(duì)系統(tǒng)進(jìn)行無(wú)縫原型開(kāi)發(fā),在交付ASIC設(shè)計(jì)之前,全面準(zhǔn)備好系統(tǒng)投產(chǎn)。Altera HardCopy設(shè)計(jì)中心使用成熟的全包工藝來(lái)實(shí)現(xiàn)低成本、低功耗、功能等價(jià)、引腳兼容的HardCopy V器件。
更低的風(fēng)險(xiǎn)和總成本
與臺(tái)積電(TSMC)的合作有利于大批量生產(chǎn)易于制造、高可靠性的HardCopy V ASIC。采用Stratix V FPGA對(duì)您的設(shè)計(jì)進(jìn)行原型開(kāi)發(fā),Altera的設(shè)計(jì)方法提供低風(fēng)險(xiǎn)和低成本。
相關(guān)鏈接
HardCopy ASIC系列簡(jiǎn)介
Stratix V FPGA系列
知識(shí)產(chǎn)權(quán)和參考設(shè)計(jì)